

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 9月12日

出 願 番 号 Application Number:

特願2003-320862

[ST. 10/C]:

[JP2003-320862]

出 願 人
Applicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年10月 7日





【書類名】 特許願

【整理番号】 A000206130

【提出日】 平成15年 9月12日 【あて先】 特許庁長官 殿 G11C 7/00

【国際特許分類】

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエ

レクトロニクスセンター内

【氏名】 原 毅彦

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエ

レクトロニクスセンター内

【氏名】 吉原 正浩

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦 【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【先の出願に基づく優先権主張】

【出願番号】 特願2002-278072

【出願日】

平成14年 9月24日

【手数料の表示】

【予納台帳番号】 011567 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

【物件名】 明細書 1

【物件名】 図面 1 【物件名】 要約書 1 【包括委任状番号】 9705037

【書類名】特許請求の範囲

【請求項1】

メモリセルがマトリクス状に配置されたメモリセルアレイと、

前記メモリセルから読み出された信号を増幅する、NチャネルMOSトランジスタから構成されたNチャネルセンスアンプとPチャネルMOSトランジスタから構成されたPチャネルセンスアンプとを含むセンスアンプと、

前記センスアンプに隣接して配置され、前記センスアンプが含む前記Nチャネルセンスアンプ及びPチャネルセンスアンプをそれぞれ駆動するNチャネルMOSトランジスタを有する第1、第2の駆動回路と、

前記第1、第2の駆動回路が有する各々の前記NチャネルMOSトランジスタのゲート電極に共通の制御信号を供給するセンスアンプ制御回路と、

を具備することを特徴とする半導体集積回路。

【請求項2】

メモリセルが行方向及び列方向にマトリクス状に配置され、ビット線対に接続されたメモリセルアレイと、

前記列方向に連続して配置され、前記メモリセルから読み出され前記ビット線対間に現われた微小信号を増幅する、PチャネルMOSトランジスタから構成されたPチャネルセンスアンプを含むセンスアンプと、

前記センスアンプに隣接して前記列方向に連続して配置され、前記センスアンプが含む前記Pチャネルセンスアンプを駆動するNチャネルMOSトランジスタを有する駆動回路と、

前記駆動回路が有する前記NチャネルMOSトランジスタのゲート電極に制御信号を供給するセンスアンプ制御回路と、

を具備することを特徴とする半導体集積回路。

【請求項3】

メモリセルが行方向及び列方向にマトリクス状に配置され、ビット線対に接続されたメモ リセルアレイと、

前記列方向に連続して配置され、前記メモリセルから読み出され前記ビット線対間に現われた微小信号を増幅する、NチャネルMOSトランジスタから構成されたNチャネルセンスアンプとPチャネルMOSトランジスタから構成されたPチャネルセンスアンプとを含むセンスアンプと、

前記センスアンプに隣接して前記列方向に連続して配置され、前記センスアンプが含む前記Nチャネルセンスアンプ及びPチャネルセンスアンプをそれぞれ駆動するNチャネル MOSトランジスタを有する第1、第2の駆動回路と、

前記第1、第2の駆動回路が有する各々の前記NチャネルMOSトランジスタのゲート電極に共通の制御信号を供給するセンスアンプ制御回路と、

を具備することを特徴とする半導体集積回路。

【請求項4】

前記Nチャネルセンスアンプを駆動する前記第1の駆動回路が有するNチャネルMOSトランジスタと、前記Pチャネルセンスアンプを駆動する前記第2の駆動回路が有するNチャネルMOSトランジスタとが、前記列方向に一列に配置されていることを特徴とする請求項3に記載の半導体集積回路。

【請求項5】

前記第1の駆動回路が有するNチャネルMOSトランジスタのゲート長と、前記第2の駆動回路が有するNチャネルMOSトランジスタのゲート長が等しいことを特徴とする請求項4に記載の半導体集積回路。

【請求項6】

前記第1の駆動回路が有するNチャネルMOSトランジスタのしきい値電圧と、前記第2の駆動回路が有するNチャネルMOSトランジスタのしきい値電圧が等しいことを特徴とする請求項4に記載の半導体集積回路。

【請求項7】

前記列方向に連続して配置された前記センスアンプのうち、2個のセンスアンプ毎に、前記Pチャネルセンスアンプを駆動する駆動回路が1個ずつ配置されていることを特徴とする請求項2に記載の半導体集積回路。

【請求項8】

前記列方向に連続して配置された前記センスアンプのうち、2個のセンスアンプ毎に、前記Nチャネルセンスアンプを駆動する前記第1の駆動回路と、前記Pチャネルセンスアンプを駆動する第2の駆動回路とが1個ずつ配置されていることを特徴とする請求項3に記載の半導体集積回路。

【請求項9】

前記第1の駆動回路が有するNチャネルMOSトランジスタと、前記第2の駆動回路が有するNチャネルMOSトランジスタとが、前記列方向に伸びる共通のゲート電極を有することを特徴とする請求項4に記載の半導体集積回路。

【請求項10】

前記第1の駆動回路が有するNチャネルMOSトランジスタのソースに接続されたソースコンタクトと、前記第2の駆動回路が有するNチャネルMOSトランジスタのソースに接続されたソースコンタクトとが、前記列方向に伸びる共通のゲート電極に対して、互いに反対側に配置されることを特徴とする請求項9に記載の半導体集積回路。

【請求項11】

前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタはNウェル領域上に形成されており、前記Nウェル領域のウェル電位は、前記Pチャネルセンスアンプを駆動する前記駆動回路が有するNチャネルMOSトランジスタのドレイン電圧に等しいことを特徴とする請求項2に記載の半導体集積回路。

【請求項12】

前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタはNウェル領域上に形成されており、前記Nウェル領域のウェル電位は、前記Pチャネルセンスアンプを駆動する前記第2の駆動回路が有するNチャネルMOSトランジスタのドレイン電圧に等しいことを特徴とする請求項3に記載の半導体集積回路。

【請求項13】

前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタはNウェル領域上に形成され、前記Nチャネルセンスアンプを構成する前記NチャネルMOSトランジスタは前記Nウェル領域に隣接するPウェル領域上に形成されており、前記駆動回路が有する前記NチャネルMOSトランジスタは前記Pウェル領域上に形成されていることを特徴とする請求項2に記載の半導体集積回路。

【請求項14】

前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタはNウェル領域上に形成され、前記Nチャネルセンスアンプを構成する前記NチャネルMOSトランジスタは前記Nウェル領域に隣接するPウェル領域上に形成されており、前記第1、第2の駆動回路が有する前記NチャネルMOSトランジスタは前記Pウェル領域上に形成されていることを特徴とする請求項1または3に記載の半導体集積回路。

【請求項15】

前記Nチャネルセンスアンプと前記Pチャネルセンスアンプを含む前記センスアンプ、及び前記Nチャネルセンスアンプを駆動する前記第1の駆動回路を含む第1回路群と、前記センスアンプ、及び前記Pチャネルセンスアンプを駆動する前記第2の駆動回路を含む第2回路群とを複数備えた前記半導体集積回路であって、

前記第1、第2回路群の配置数を変更して、第1、第2の駆動回路の数を変更することにより、前記第1の駆動回路が有するNチャネルMOSトランジスタと前記第2の駆動回路が有するNチャネルMOSトランジスタとのトランジスタサイズ比を設定することを特徴とする請求項1または3に記載の半導体集積回路。

【請求項16】

前記Nチャネルセンスアンプを構成する前記NチャネルMOSトランジスタのソース電位と、前記Pチャネルセンスアンプを構成する前記PチャネルMOSトランジスタのソース電位とをイコライズするイコライズトランジスタをさらに具備し、

前記イコライズトランジスタは、前記第1、第2の駆動回路が連続して配置された列内 に配置されていることを特徴とする請求項3に記載の半導体集積回路。

【書類名】明細書

【発明の名称】半導体集積回路

【技術分野】

$[0\ 0\ 0\ 1]$

この発明は、半導体集積回路に関するものであり、特にビット線の電位を読み取るセンスアンプ回路とこのセンスアンプ回路を活性化するためのセンスアンプ活性化回路とを備えたダイナミックランダムアクセスメモリに関するものである。

【背景技術】

[0002]

近年、通信用のルータやデータサーバ用の記憶素子として、ランダムアクセスが高速であるダイナミックランダムアクセスメモリ(以下、DRAMと記す)の需要が高まっている。

[0003]

以下に、従来のDRAMの構成例について説明する。図16は、従来のビット線センスアンプを使用したDRAMの一例を示す回路図である。

$[0\ 0\ 0\ 4]$

外部から入力される複数の外部入力信号EXTから、バッファ・制御回路101により、ビット線センスアンプ制御信号 ϕ SA、ワード線制御信号 ϕ WL、及びロウアドレスRAが作られる。ビット線センスアンプ制御信号 ϕ SAは、センスアンプ制御回路102に入力される。ワード線制御信号 ϕ WLはワード線ドライブ回路103に入力され、ロウアドレスRAはロウデコーダ104に入力される。

[0005]

前記ロウデコーダ104に接続されたワード線WL1、…、WLn-1、WLnは、トランジスタTRと容量CPで構成されたメモリセルMCに接続されている。メモリセルM Cは、アレイ状に複数配置されてメモリセルアレイ105を構成している。

[0006]

[0007]

前記ダイナミック型CMOSセンスアンプ106は、NチャネルMOSトランジスタT101、T102からなるNチャネルセンスアンプと、PチャネルMOSトランジスタT103、T104からなるPチャネルセンスアンプを有している。Nチャネルセンスアンプの共通ソースには、Nチャネルセンスアンプ駆動信号SANが入力され、Pチャネルセンスアンプの共通ソースにはPチャネルセンスアンプ駆動信号SAPが入力される。センスアンプ駆動信号SAN、SAPのどちらも、センスアンプ制御回路102から出力される。

[0008]

前記センスアンプ制御回路 102の構成を図17に示す。タイミング発生回路 110では、センスアンプ制御信号 ϕ SA に基づいて、センスアンプ制御回路で必要な各種の制御信号 SEN、SEP、SAEQが作られる。

$[0\ 0\ 0\ 9]$

センスアンプ駆動回路111では、NチャネルMOSトランジスタT111のゲートに Nチャネルセンスイネーブル信号SENが入力され、ソースに接地電位Vssが供給される 。このトランジスタT111のドレインからは信号SANが出力される。

[0010]

また、PチャネルMOSトランジスタT112のゲートにPチャネルセンスイネーブル信号SEPが入力され、ソースにビット線リストア電位Vaaが供給される。このトランジスタT112のドレインからは信号SAPが出力される。

[0011]

$[0\ 0\ 1\ 2]$

次に、前記ビット線センスアンプにおけるビット線電位の基本的なセンス動作について 説明する。図18は、前記ビット線センスアンプにおけるセンス動作を示すタイミングチャートである。

$[0\ 0\ 1\ 3\]$

まず、ビット線イコライズ信号BLEQの立ち下りによって、ビット線イコライズ回路 108が非活性化される。その後、ワード線WLnが立ち上がると、メモリセル容量CP に蓄えられた電荷はトランジスタTRを介してビット線 bBLに読み出される。仮に、蓄積されていたデータが"0"であれば、ビット線 bBLの電位はイコライズ電位VBLから100mV程度低くなる。

[0.014]

その後、センスイネーブル信号がSEN、SEPの順で活性化され、センスアンプ駆動信号SANが接地電位Vssに、センスアンプ駆動信号SAPが電圧Vaaに向けて変化する。信号SANの電圧低下でトランジスタT102のゲートーソース間電圧VgsがトランジスタT102のしきい電圧Vthnよりも高くなれば、トランジスタT102がオンする。信号SAPの電圧上昇でトランジスタT103のゲートーソース間電圧VgsがトランジスタT103のしきい電圧Vthpよりも高くなれば、トランジスタT103がオンする。これにより、ビット線bBLは接地電位Vssに向けて放電され、ビット線BLは電圧Vaaに向けて充電される。この結果、ビット線bBLに読み出された信号が増幅される。

[0015]

その後、ビット線対BL、bBLに十分な電位差が生じた時点でカラム選択スイッチ109に入力されるカラム選択信号CSLが立ち上がり、データがI/O線対IO、bIOに読み出される。I/O線対へのデータ読み出し後も、メモリセルへデータをリストアするためにビット線対BL、bBLへの充放電が継続される。

[0016]

前述した動作より、メモリセルからのデータの高速読み出し、またはメモリセルへのデータのリストアが含まれるサイクルタイムの短縮のいずれを達成するにも、ビット線電位のセンス動作の高速化、特に初期のセンス時間の短縮が重要であることがわかる。前記ビット線電位のセンス動作を高速化するための例としては、ビット線オーバドライブ機構を設けた記憶装置が開示されている(例えば、特許文献1参照)。

$[0\ 0\ 1\ 7]$

また、前述した初期のセンス時間を短縮するためには、信号SAN、SAPが流れる配線を介して接地電位Vss、電圧Vaaに流れる電流値を大きくすること、つまり信号SAN、SAPが流れる配線の配線抵抗を削減することと、信号SAN、SAPの駆動トランジスタT111、T112の寸法を大きくすることが特に有効である。そのために、センスアンプ及びセンスアンプ駆動回路のレイアウトにはさまざまな工夫がなされてきた。その一例を以下に示す。

$[0\ 0\ 1\ 8]$

図19は、センスアンプ及びセンスアンプ駆動回路のレイアウトを示す概略図である。

この図19では、センスアンプ駆動回路(SAD)111を分散配置し、センスアンプ駆動回路(SAD)111からセンスアンプ(SA1~SA2m)106までのセンスアンプ 駆動信号SAN、SAPが流れる配線の抵抗を小さくした例を示している。

[0019]

2つのメモリセルアレイ間でセンスアンプを共有する方式の場合、4mカラムのセルアレイ105に対して左右にそれぞれ2mカラムのセンスアンプ106が配置される。ここでは、右側に配置される2mカラムのセンスアンプは図示していない。センスアンプ(SA1~SA2m) 106の列の中央には、センスアンプ駆動回路111が配置されている。このような方式では、セルアレイ105の2カラム分のピッチよりもセンスアンプの1カラムのピッチを小さくレイアウトすることにより、センスアンプ寸法を大きくすることなく、センスアンプ106の列内にもセンスアンプ駆動回路111を配置するスペースを捻出している。

【特許文献1】特開平9-63271号公報

【発明の開示】

【発明が解決しようとする課題】

[0020]

しかしながら、図19に示したレイアウト方式では、センスアンプ駆動回路111のトランジスタ寸法を実際にはそれほど大きく設定することができない。さらに、セルアレイ105とセンスアンプ106間のビット線の接続が、領域W1で示すように複雑化し、ビット線の配線容量にアンバランスが生じる。したがって、このレイアウト方式は、センス動作のスピードを重視する場合には適切でない。

[0021]

そこでこの発明は、前記課題に鑑みてなされたものであり、ビット線電位のセンス動作の高速化に適した半導体集積回路を提供することを目的とする。

【課題を解決するための手段】

[0022]

前記目的を達成するために、この発明の一実施形態の半導体集積回路装置は、メモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルから読み出された信号を増幅する、NチャネルMOSトランジスタから構成されたNチャネルセンスアンプとPチャネルMOSトランジスタから構成されたPチャネルセンスアンプとを含むセンスアンプと、前記センスアンプに隣接して配置され、前記センスアンプが含む前記Nチャネルセンスアンプ及びPチャネルセンスアンプをそれぞれ駆動するNチャネルMOSトランジスタを有する第1、第2の駆動回路と、前記第1、第2の駆動回路が有する各々の前記NチャネルMOSトランジスタのゲート電極に共通の制御信号を供給するセンスアンプ制御回路とを具備することを特徴とする。

【発明の効果】

[0023]

この発明によれば、ビット線電位のセンス動作の高速化に適した半導体集積回路を提供 することが可能である。

【発明を実施するための最良の形態】

[0024]

この発明の実施の形態を説明する前に、センスアンプを駆動するためのセンスアンプ駆動回路をセンスアンプに隣接して配置した半導体集積回路について説明する。ここでは、半導体集積回路として、ランダムアクセスが可能なダイナミックランダムアクセスメモリ (DRAM) について述べる。

[0025]

図1は、センスアンプにおけるセンス動作のスピードを重視する場合に、一般的に使用 されるセンスアンプ及びセンスアンプ駆動回路のレイアウトを示す概略図である。

[0026]

図1において、センスアンプ6の1カラムのピッチは、セルアレイ5の2カラム分のピ

ッチと等しく設定する。Pチャネルセンスアンプ(PSA)が配列されるPチャネルセンスアンプ列 6 P に隣接して、P チャネルセンスアンプを駆動するためのセンスアンプ駆動回路(PSAD) 1 1 が配置される。また、N チャネルセンスアンプ (NSA) が配列されるN チャネルセンスアンプ列 6 N に隣接して、N チャネルセンスアンプを駆動するためのセンスアンプ駆動回路(NSAD) 1 0 が配置される。

[0027]

図2は、図1に示したレイアウトを有する半導体集積回路を、回路構成にて示した回路 図である。

[0028]

図2に示すように、外部から複数の外部入力信号EXTがバッファ制御回路1へ入力される。バッファ制御回路1は、外部入力信号EXTに基づいて、ビット線センスアンプ制御信号 ϕ SA、ワード線制御信号 ϕ WL、及びロウアドレスRAを生成する。ビット線センスアンプ制御信号 ϕ SAは、センスアンプ制御回路2に入力される。ワード線制御信号 ϕ WLはワード線ドライブ回路3に入力され、ロウアドレスRAはロウデコーダ4に入力される。

[0029]

前記ロウデコーダ4からの出力信号が入力されるワード線WL1、…、WLn-1、WLnは、トランジスタTRと容量CPで構成されたメモリセルMCに接続されている。メモリセルMCは、アレイ状に複数配置されてメモリセルアレイ5を構成している。

[0030]

前記メモリセルMCに記憶されたデータの読み出し、及びメモリセルMCへのデータの書き込みは、ビット線センスアンプによって制御される。ビット線センスアンプは、ダイナミック型CMOSセンスアンプ6、セルアレイ選択スイッチ7、ビット線イコライズ回路8、カラム選択スイッチ9、及びセンスアンプ駆動回路10、11で構成される。センスアンプ6は、相補関係にあるビット線対BLとbBLとの間にクロス接続されている。セルアレイ選択スイッチ7は、セルアレイ5とセンスアンプ6との間に配置されている。ビット線イコライズ回路8は、ビット線対BLとbBLを接続すると共に、これらビット線対BL、bBLを電圧Vblにプリチャージする。カラム選択スイッチ9は、カラム選択信号CSLによって制御され、データ読み出しまたは書き込みを行うビット線対BL、bBLを選択する。センスアンプ駆動回路10、11は、センスアンプ6を活性化あるいは非活性化状態にする。

$[0\ 0\ 3\ 1]$

通常は、2つのセルアレイ間でセンスアンプ6が共有されているので、セルアレイ選択スイッチ7とビット線イコライズ回路8はセンスアンプ6を挟んで反対側にも接続されるが、ここでは図示しない。

[0032]

前記ダイナミック型CMOSセンスアンプ6は、NチャネルMOSトランジスタT1、T2からなるNチャネルセンスアンプと、PチャネルMOSトランジスタT3、T4からなるPチャネルセンスアンプとを有している。

[0033]

Nチャネルセンスアンプの共通ソースには、Nチャネルセンスアンプ駆動信号SANが入力される。さらに、センスアンプ駆動信号SANは、Nチャネルセンスアンプ駆動回路 10 を構成するNチャネルMOSトランジスタT5のドレインに入力される。トランジスタT5のソースには接地電位Vssが供給され、ゲートにはセンスイネーブル信号SENが入力される。

$[0\ 0\ 3\ 4]$

ーブル信号SEPが入力される。センスアンプ駆動信号SAN、SAP、及びセンスイネ ーブル信号SEN、SEPは、いずれもセンスアンプ制御回路2から出力される。

[0035]

図3は、前記センスアンプ制御回路2の構成を示す回路図である。

センスアンプ制御回路2は、タイミング発生回路21とイコライズ回路22を有する。 タイミング発生回路21では、入力されるセンスアンプ制御信号。SAに基づいて、セン スアンプ動作で必要な各種の制御信号SEN、SEP、SAEQを生成する。イコライズ 回路22は、トランジスタT8、T9、T10からなり、制御信号SAEQを受け取り、 センスアンプ駆動信号SANとSAPをイコライズする。イコライズ回路22は、センス アンプ6が非活性状態のときに、センスアンプイコライズ信号SAEQに従って、センス アンプ駆動信号SAN、SAPをイコライズ電位Vbl (Vaa/2レベル) にプリチャージ する。

[0037]

次に、基本的なビット線電位のセンス動作について図4を用いて説明する。図4は、前 記ビット線センスアンプにおけるビット線電位のセンス動作を示すタイミングチャートで ある。

[0038]

まず、ビット線イコライズ信号BLEQの立ち下りによって、ビット線イコライズ回路 8が非活性化される。次に、ワード線WLnが立ち上がると、メモリセルの容量CPに蓄 えられた電荷はトランジスタTRを介してビット線bBLに読み出される。仮に、メモリ セルMCに蓄積されていたデータが"0"であれば、ビット線bBLの電位はイコライズ 電位Vblから100mV程度低くなる。

[0039]

その後、センスイネーブル信号SENが電圧Vppに向けて立ち上がり、続いてセンスイ ネーブル信号SEPが接地電位Vssに向けて立ち下がる。これにより、センスアンプ駆動 回路(トランジスタT5、T6)が活性化される。このトランジスタT5、T6の活性化 によって、センスアンプ駆動信号SANが接地電位Vssに、センスアンプ駆動信号SAP が電圧Vaaに向けて変化する。

$[0\ 0\ 4\ 0]$

センスアンプ駆動信号SANの電圧低下で、トランジスタT2のゲートーソース間電圧 VgsがトランジスタT2のしきい電圧Vthnよりも高くなれば、トランジスタT2がオン する。センスアンプ駆動信号SAPの電圧上昇でトランジスタT3のゲートーソース間電 圧VgsがトランジスタT3のしきい電圧Vthpよりも高くなれば、トランジスタT3がオ ンする。これにより、ビット線bBLは接地電位Vssに向けて放電される。また、ビット 線BLは電圧Vaaに向けて充電される。この結果、ビット線bBLに読み出された信号が 増幅される。

[0041]

その後、ビット線対BLとbBLとの間に十分な電位差が生じた時点でカラム選択スイ ッチ9に入力されるカラム選択信号CSLが立ち上がり、データがI/O線対IO、bI Oに読み出される。I/O線対へのデータ読み出し後も、メモリセルMCへデータをリス トアするためにビット線対BL、bBLへの充放電が継続される。

[0042]

図5は、前記センスアンプ及びセンスアンプ駆動回路を構成するトランジスタの具体的 なレイアウト図である。

[0043]

この図5は、2カラム分のセンスアンプとセンスアンプ駆動回路を示している。領域C にはPチャネルセンスアンプ(トランジスタT3、T4)が配置され、領域BにはPチャ ネルセンスアンプ駆動回路(トランジスタT6)が配置される。また、領域EにはNチャ ネルセンスアンプ(トランジスタT1、T2)が配置され、領域DにはNチャネルセンス アンプ駆動回路(トランジスタT5)が配置される。領域A1、A2は、それぞれカラム ごとのセンスアンプ領域を示している。

[0044]

図5に示すように、P型拡散領域31上には、ゲート電極32、33、ドレインコンタ クト34、35、及び共通ソースコンタクト36が形成される。前記ゲート電極32、3 3は、クロスカップルされたPチャネルトランジスタT3、T4のそれぞれのゲート電極 である。ドレインコンタクト34、35は、トランジスタT3、T4のドレインにそれぞ れ接続されている。共通ソースコンタクト36は、トランジスタT3、T4の共通のソー スに接続されている。

[0045]

トランジスタT3、T4から構成されるPチャネルセンスアンプに隣接して、センスア ンプ駆動回路を構成する駆動トランジスタT6が配置される。この駆動トランジスタT6 は、P型拡散領域37に形成される。P型拡散領域37上には、トランジスタT6のゲー ト電極38、ドレインコンタクト39、及びソースコンタクト40が形成される。なお、 ゲート電極38のゲートコンタクトは図示していないが、センスアンプ領域上を縦に走る 配線から、あるまとまったセンスアンプ単位ごとに取られる。

$[0\ 0\ 4\ 6]$

ウェル境界41は、Pチャネルセンスアンプが含まれるNウェル領域と、Nチャネルセ ンスアンプが含まれるPウェル領域との境界である。Pウェル領域内の領域E、Dには、 前述したように、Nチャネルセンスアンプ(トランジスタT1、T2)、センスアンプ駆 動回路(トランジスタT5)がそれぞれ配置される。

$[0\ 0\ 4\ 7\]$

図5に示したレイアウトでは、センスアンプの2カラム当たりに1つの駆動トランジス タが隣接配置されるため、センスアンプとセンスアンプを駆動する駆動トランジスタとの 間の配線抵抗を非常に小さくできる。また、センスアンプの2カラム当たりに1つ設けら れる駆動トランジスタの寸法を十分大きく設定できるため、ビット線電位のセンス時間を 短縮することが可能となる。

$[0\ 0\ 4\ 8]$

しかし、図5に示したレイアウトでは、センスアンプ及びセンスアンプ駆動回路を形成 するために必要な領域の寸法が増え、チップサイズが大きくなってしまう。具体的には、 Nチャネルセンスアンプ及びPチャネルセンスアンプのそれぞれの駆動トランジスタを、 前記Nチャネルセンスアンプ及びPチャネルセンスアンプの横にそれぞれ配置したため、 トランジスタ領域が増大する。さらに、センスアンプを駆動するセンスイネーブル信号S EN、SEPの配線が2本増える。これらにより、チップ面積が大幅に増大し、高速ラン ダムアクセスが可能なDRAMを安価に提供することができない場合がある。

[0049]

このような問題点を解決した、この発明の実施の形態の半導体集積回路について以下に 説明する。説明に際し、前述した半導体集積回路における構成と同様の部分には同じ符号 を付す。

[0050]

図6は、この発明の実施の形態の半導体集積回路の構成を示す回路図である。

$[0\ 0\ 5\ 1]$

図6に示すように、外部から複数の外部入力信号EXTがバッファ制御回路1へ入力さ れる。バッファ制御回路1は、外部入力信号EXTに基づいて、ビット線センスアンプ制 御信号φSA、ワード線制御信号φWL、及びロウアドレスRAを生成する。ビット線セ ンスアンプ制御信号 φ S A は、センスアンプ制御回路 2 A に入力される。ワード線制御信 号 ø W L はワード線ドライブ回路 3 に入力され、ロウアドレス R A はロウデコーダ 4 に入 力される。

$[0\ 0\ 5\ 2]$

前記ロウデコーダ4からの出力信号が入力されるワード線WL1、…、WLn-1、W

Lnは、トランジスタTRと容量CPで構成されたメモリセルMCに接続されている。メモリセルMCは、アレイ状(例えばマトリクス状)に複数配置されてメモリセルアレイ5を構成している。

[0053]

前記メモリセルMCに記憶されたデータの読み出し、及びメモリセルMCへのデータの書き込みは、ビット線センスアンプによって制御される。ビット線センスアンプは、ダイナミック型CMOSセンスアンプ6、セルアレイ選択スイッチ7、ビット線イコライズ回路8、カラム選択スイッチ9、及びセンスアンプ駆動回路10、11Aで構成される。センスアンプ6は、相補関係にあるビット線対BLとbBLとの間にクロス接続されている。セルアレイ選択スイッチ7は、セルアレイ5とセンスアンプ6との間に配置されている。ビット線イコライズ回路8は、ビット線対BLとbBLを接続すると共に、これらビット線対BL、bBLを電圧VbIにプリチャージする。カラム選択スイッチ9は、カラム選択信号CSLによって制御され、データ読み出しまたは書き込みを行うビット線対BL、bBLを選択する。センスアンプ駆動回路10、11Aは、センスアンプ6を活性化あるいは非活性化状態にする。

[0054]

通常は、2つのセルアレイ間でセンスアンプ6が共有されているので、セルアレイ選択スイッチ7とビット線イコライズ回路8はセンスアンプ6を挟んで反対側にも接続されるが、ここでは図示しない。

[0055]

前記ダイナミック型CMOSセンスアンプ6は、NチャネルMOSトランジスタT1、T2からなるNチャネルセンスアンプと、PチャネルMOSトランジスタT3、T4からなるPチャネルセンスアンプとを有している。

[0056]

Nチャネルセンスアンプの共通ソースには、Nチャネルセンスアンプ駆動信号SANが入力される。さらに、センスアンプ駆動信号SANは、Nチャネルセンスアンプ駆動回路 10 を構成するNチャネルMOSトランジスタT5のドレインに入力される。トランジスタT5のソースには接地電位Vssが供給され、ゲートにはセンスイネーブル信号SENが入力される。

[0057]

[0058]

図1に示した半導体集積回路とは、Pチャネルセンスアンプを駆動するセンスアンプ駆動回路がNチャネルMOSトランジスタT7で構成される点と、Nチャネル及びPチャネルセンスアンプを駆動するセンスアンプ駆動回路、すなわちトランジスタT5及びT7のゲートに入力される信号が同一のセンスイネーブル信号SENである点が異なっている。

[0059]

図7は、前記センスアンプ制御回路2Aの構成を示す回路図である。

[0060]

センスアンプ制御回路2Aは、タイミング発生回路21とイコライズ回路22を有する。タイミング発生回路21では、入力されるセンスアンプ制御信号 & SAに基づいて、センスアンプ動作で必要な各種の制御信号SEN、SAEQを生成する。イコライズ回路22は、トランジスタT8、T9、T10からなり、制御信号SAEQを受け取り、センスアンプ駆動信号SANとSAPをイコライズする。イコライズ回路22は、センスアンプ

6が非活性状態のときに、センスアンプイコライズ信号SAEQに従って、センスアンプ 駆動信号SAN、SAPをイコライズ電位 Vbl (Vaa/2レベル)にプリチャージする。

$[0\ 0\ 6\ 1]$

次に、基本的なビット線電位のセンス動作について図8を用いて説明する。図8は、前 記ビット線センスアンプにおけるビット線電位のセンス動作を示すタイミングチャートで ある。

[0062]

まず、ビット線イコライズ信号BLEQの立ち下りによって、ビット線イコライズ回路 8が非活性化される。次に、ワード線WLnが立ち上がると、メモリセルの容量CPに蓄 えられた電荷はトランジスタTRを介してビット線bBLに読み出される。仮に、メモリ セルMCに蓄積されていたデータが"0"であれば、ビット線bBLの電位はイコライズ 電位VЫから100mV程度低くなる。

[0063]

その後、センスイネーブル信号SENが電圧Vppに向けて立ち上がり、センスアンプ駆 動回路(トランジスタT5、T7)が活性化される。これにより、センスアンプ駆動信号 SANが接地電位Vssに向けて変化する。これと同時に、センスアンプ駆動信号SAPが ビット線リストア電位Vaaに向けて変化する。

$[0\ 0\ 6\ 4]$

この実施の形態では、ビット線リストア速度のさらなる高速化のために、すなわちビッ ト線BLを電圧Vaaまで充電する速度を高速化するために、ビット線電位のセンス動作の 初期に、ビット線リストア電位Vaaを一時的に電圧Vaahまで上昇させるオーバードライ ブ方式を採用している。前記電圧Vaahは、電圧Vaaより所定電圧だけ高い電圧である。

[0065]

Nチャネル及びPチャネルセンスアンプを駆動する駆動トランジスタT5及びT7のゲ ートには、前述したように、センスイネーブル信号SENが共通に入力される。このとき トランジスタT7のソース電位の初期値はイコライズ電位Vblと高い。このため、Pチ ヤネルセンスアンプ駆動信号SAPの立ち上がりは、Nチャネルセンスアンプ駆動信号S ANの立ち下がりよりもわずかに遅くなる。

$[0\ 0\ 6\ 6]$

センスアンプ駆動信号SANの電圧低下で、トランジスタT2のゲートーソース間電圧 Vgsがしきい電圧Vthnよりも高くなればトランジスタT2がオンする。また、センスア ンプ駆動信号SAPの電圧上昇で、トランジスタT3のゲートーソース間電圧Vgsがしき い電圧Vthpよりも高くなればトランジスタT3がオンする。これらにより、ビット線b BLは接地電位Vssに向けて放電され、ビット線BLは電圧Vaahに向けて充電される。 この結果、ビット線bBLに読み出された信号が増幅される。

[0067]

その後、ビット線対BLとbBLとの間に十分な電位差が生じた時点でカラム選択スイ ッチ9に入力されるカラム選択信号CSLが立ち上がり、データがI/O線対IO、bI ○に読み出される。Ⅰ/○線対へのデータ読み出し後も、メモリセルへデータをリストア するためにビット線対BL、bBLへの充放電が継続される。なお、前記オーバードライ ブは、ビット線が予め設定されたリストア用の電圧Vaaに十分近づいた時点で停止される

$[0\ 0\ 6\ 8]$

図9は、前記ビット線リストア電位Vaa及び電圧Vaahを発生するオーバードライブ回 路の構成を示す図である。

$[0\ 0\ 6\ 9]$

このオーバードライブ回路は、チップ内に設けられており、第1内部降圧回路51、及 び第2内部降圧回路52を有する。第1内部降圧回路51は、供給される電源電位Vccを 降圧して、あらかじめ設定されたリストア電位Vaaを定常的に発生する。また、第2内部 降圧回路52は、供給される電源電位Vccを降圧してオーバードライブ用電位を発生する

。この第2内部降圧回路52には制御信号ODが入力されており、第2内部降圧回路52は制御信号ODに従って、オーバードライブ用電圧を出力するか否かを切り換える。電位 Vaaより所定電圧だけ高い電圧 Vaahは、ビット線リストア電位 Vaaにオーバードライブ 用電位を加えることにより生成される。そして、第2内部降圧回路52に入力される制御信号ODによって、電圧 Vaahを出力するか否かが制御される。

[0070]

図10は、前記センスアンプ及びセンスアンプ駆動回路を構成するトランジスタの第1 例のレイアウト図である。

$[0\ 0\ 7\ 1]$

この図10には、2カラム分のセンスアンプとセンスアンプ駆動回路が示されている。領域CにはPチャネルセンスアンプ(トランジスタT3、T4)が配置され、領域EにはNチャネルセンスアンプ(トランジスタT1、T2)が配置されている。領域Fには、Nチャネルセンスアンプを駆動するセンスアンプ駆動回路(トランジスタT5)と、Pチャネルセンスアンプを駆動するセンスアンプ駆動回路(トランジスタT7)が配置されている。領域A1、A2は、それぞれカラムごとのセンスアンプ領域を示している。

[0072]

前記レイアウト図中の個々の構成について、以下に詳しく述べる。P型拡散領域31上には、ゲート電極32、33、ドレインコンタクト34、35、及び共通ソースコンタクト36が形成される。前記ゲート電極32、33は、クロスカップルされたPチャネルトランジスタT3、T4のゲート電極である。ドレインコンタクト34、35は、トランジスタT3、T4のドレインにそれぞれ接続されている。共通ソースコンタクト36は、トランジスタT3、T4の共通のソースに接続されている。N型拡散領域61及びコンタクト62は、Pチャネルセンスアンプが含まれるNウェル領域の電位を取るためのものである。

[0073]

ウェル境界41は、Pチャネルセンスアンプが含まれるNウェル領域と、Nチャネルセンスアンプが含まれるPウェル領域との境界である。

[0074]

前記Pウェル領域内のN型拡散領域42上には、ゲート電極43、44、ドレインコンタクト45、46、及び共通ソースコンタクト47が形成される。前記ゲート電極43、44は、クロスカップルされたNチャネルトランジスタT1、T2のゲート電極である。ドレインコンタクト45、46は、トランジスタT1、T2のドレインにそれぞれ接続されている。共通ソースコンタクト47は、トランジスタT1、T2の共通のソースに接続されている。

[0075]

また、前記Pウェル領域内の領域Fには、センスアンプ駆動回路を構成するNチャネルMOSトランジスタT5、T7が形成されている。ここで、図6の回路図に示したように、Nチャネルセンスアンプ及びPチャネルセンヌアンプは、共にNチャンネルMOSトランジスタで駆動される。さらに、トランジスタT5、T7のゲートに入力される信号は、共にセンスイネーブル信号SENである。このような回路構成の場合、トランジスタT5及びT7をセンスアンプ6が形成される領域C、Eに隣接する領域Fに1列に配置することが可能である。

[0076]

N型拡散領域63上には、Pチャネルセンスアンプを駆動するための前記NチャネルトランジスタT7が形成されており、ゲート電極64、ソースコンタクト65、及びドレインコンタクト66が配置されている。ソースコンタクト65はトランジスタT7のソースに接続されており、このソースコンタクト65には電位Vaaが供給される。ドレインコンタクト66はトランジスタT7のドレインに接続されており、このドレインコンタクト66にはセンスアンプ駆動信号SAPが供給される。

[0077]

N型拡散領域67上には、Nチャネルセンスアンプを駆動するためのNチャネルトランジスタT5が形成されており、ゲート電極64、ソースコンタクト68、及びドレインコンタクト69が配置されている。図に示したトランジスタT5はレイアウトの境界部のため、トランジスタの上部と下部が分離されて描かれている。ソースコンタクト68はトランジスタT5のソースに接続されており、このソースコンタクト68には接地電位Vssが供給される。ドレインコンタクト69はトランジスタT5のドレインに接続されており、このドレインコンタクト69には信号SANが供給される。これらのトランジスタT5、T7では、チャネルイオン注入の境界と拡散領域間の余裕を取ることが難しい。このため、通常、トランジスタT5とT7のけート長は等しく設定される。

[0078]

図11は、図10に示したレイアウト図に、ビット線配線とこのビット線配線と同層の 配線層を追加した図である。

[0079]

Pチャネルセンスアンプ駆動回路を構成するトランジスタT7のドレインコンタクト66と、Pチャネルセンスアンプを構成するトランジスタT3、T4の共通のソースコンタクト36は、配線81で相互に接続される。Pチャネルセンスアンプが含まれるNウェル領域に接続されたコンタクト62は、前記配線81に接続されている。配線81は、例えばタングステン(W)により形成する。

[0800]

また、Nチャネルセンスアンプ駆動回路を構成するトランジスタT5のドレインコンタクト69と、Nチャネルセンスアンプを構成するトランジスタT1、T2の共通のソースコンタクト47は、配線82で相互に接続される。配線81と配線82は、図11に示すように、列方向に交互に配置される。なお、ビット線と同じ配線層で直接接続されていないソースコンタクト36、47もあるが、ソースコンタクト36間、及びソースコンタクト47間はさらに前記配線81、82より上層の配線層を介してそれぞれ共通に接続される。

[0081]

また、トランジスタT4のドレインコンタクト35、トランジスタT3のゲート電極32、トランジスタT2のドレインコンタクト46、及びトランジスタT1のゲート電極43は、ビット線bBLである配線83で相互に接続される。トランジスタT3のドレインコンタクト34、トランジスタT4のゲート電極33、トランジスタT1のドレインコンタクト45、及びトランジスタT2のゲート電極44は、ビット線BLである配線84で相互に接続される。

[0082]

図12は、前記センスアンプ及びセンスアンプ駆動回路を構成するトランジスタの第2例のレイアウト図である。

[0083]

この図12には、前記第1例と同様に、2カラム分のセンスアンプとセンスアンプ駆動回路が示されている。領域CにはPチャネルセンスアンプ(トランジスタT3、T4)が配置され、領域EにはNチャネルセンスアンプ(トランジスタT1、T2)が配置されている。領域Fには、Nチャネルセンスアンプを駆動するセンスアンプ駆動回路(トランジスタT5)、またはPチャネルセンスアンプを駆動するセンスアンプ駆動回路(トランジスタT7)が配置されている。領域A1、A2は、それぞれカラムごとのセンスアンプ領域を示している。

[0084]

前記レイアウト図中の個々の構成について、以下に詳しく述べる。P型拡散領域31上には、前記第1例と同様に、ゲート電極32、33、ドレインコンタクト34、35、及び共通ソースコンタクト36が形成されている。N型拡散領域61及びコンタクト62は、Pチャネルセンスアンプが含まれるN型ウェル領域の電位を設定するためのものである

。さらに、ウェル境界41は、Pチャネルセンスアンプが含まれるN型ウェル領域と、N チャネルセンスアンプが含まれるP型ウェル領域との境界である。

[0085]

前記P型ウェル領域内のN型拡散領域42上には、ゲート電極93、94、ドレインコンタクト95、96、及び共通ソースコンタクト97が形成される。前記ゲート電極93、94は、クロスカップルされたNチャネルトランジスタT1、T2のゲート電極である。ドレインコンタクト95、96は、トランジスタT1、T2のドレインにそれぞれ接続されている。共通ソースコンタクト97は、トランジスタT1、T2の共通のソースに接続されている。

[0086]

また、前記P型ウェル領域内の領域Fには、センスアンプ駆動回路を構成するNチャネルMOSトランジスタT5またはT7が形成されており、ゲート電極98が配置されている。NチャネルMOSトランジスタT5またはT7のゲート電極98の一端は、領域Aの末端まで延伸されずに切断されている。一方、ゲート電極98の他端には配線99が接続され、配線99にはコンタクト92が接続されている。

[0087]

図13は、図12に示したレイアウト図に、ビット線配線とこのビット線配線と同層の配線層を追加した図であり、領域FにはPチャネルセンスアンプを駆動するNチャネルMOSトランジスタT7が配置されている。

[0088]

N型拡散領域63上には、Pチャネルセンスアンプを駆動するための前記NチャネルトランジスタT7が形成されており、ゲート電極98、ソースコンタクト65、及びドレインコンタクト66が配置されている。

[0089]

NチャネルMOSトランジスタT7のドレインコンタクト66と、Pチャネルセンスアンプを構成するトランジスタT3、T4の共通のソースコンタクト36は、配線81で相互に接続される。Pチャネルセンスアンプが含まれるN型ウェル領域に接続されたコンタクト62は、前記配線81に接続されている。配線81は、例えばタングステン(W)により形成される。なお、ビット線と同じ配線層で直接接続されていないソースコンタクト36、97もあるが、ソースコンタクト36間、及びソースコンタクト97間はさらに前記配線81より上層の配線層を介してそれぞれ共通に接続される。

[0090]

また、トランジスタT4のドレインコンタクト35、トランジスタT3のゲート電極32、トランジスタT1のゲート電極93、及びトランジスタT2のドレインコンタクト96は、ビット線bBLである配線90で相互に接続される。トランジスタT4のゲート電極33、トランジスタT3のドレインコンタクト34、トランジスタT1のドレインコンタクト95、及びトランジスタT2のゲート電極94は、ビット線BLである配線91で相互に接続される。

[0091]

ソースコンタクト65はトランジスタT7のソースに接続されており、このソースコンタクト65には電位Vaaが供給される。ドレインコンタクト66はトランジスタT7のドレインに接続されており、このドレインコンタクト66にはセンスアンプ駆動信号SAPが供給される。

[0092]

図14は、図12に示したレイアウト図に、ビット線配線とこのビット線配線と同層の配線層を追加した図であり、領域FにはNチャネルセンスアンプを駆動するNチャネルMOSトランジスタT5が配置されている。

[0093]

N型拡散領域63上には、Nチャネルセンスアンプを駆動するための前記NチャネルトランジスタT5が形成されており、ゲート電極98、ソースコンタクト68、及びドレイ

ンコンタクト69が配置されている。

[0094]

NチャネルMOSトランジスタT5のドレインコンタクト69と、Nチャネルセンスアンプを構成するトランジスタT1、T2の共通のソースコンタクト97は、配線82で相互に接続される。配線82は、例えばタングステン(W)により形成される。また、Pチャネルセンスアンプを構成するトランジスタT3、T4の共通のソースコンタクト36とPチャネルセンスアンプが含まれるN型ウェル領域に接続されたコンタクト62は、配線89にて接続されている。なお、ビット線と同じ配線層で直接接続されていないソースコンタクト36、97もあるが、ソースコンタクト36間、及びソースコンタクト97間はさらに前記配線81、89より上層の配線層を介してそれぞれ共通に接続される。

[0095]

また、トランジスタT4のドレインコンタクト35、トランジスタT3のゲート電極32、トランジスタT1のゲート電極93、及びトランジスタT2のドレインコンタクト96は、ビット線bBLである配線90で相互に接続される。トランジスタT4のゲート電極33、トランジスタT3のドレインコンタクト34、トランジスタT1のドレインコンタクト95、及びトランジスタT2のゲート電極94は、ビット線BLである配線91で相互に接続される。

[0096]

ソースコンタクト68はトランジスタT5のソースに接続されており、このソースコンタクト68には接地電位Vssが供給される。ドレインコンタクト69はトランジスタT5のドレインに接続されており、このドレインコンタクト69にはセンスアンプ駆動信号S4Nが供給される。

[0097]

ここで、図6の回路図に示したように、Nチャネルセンスアンプ及びPチャネルセンヌアンプは、共にNチャンネルMOSトランジスタで駆動される。さらに、トランジスタT5またはT7のゲートに入力される信号は、共にセンスイネーブル信号SENである。このような回路構成の場合、トランジスタT5またはT7を、センスアンプ6が形成される領域C、Eに隣接する領域Fに1列に配置することが可能である。

[0098]

また、図13、図14に示したレイアウトを用いると、P チャネルセンスアンプ(トランジスタT3、T4)及びN チャネルセンスアンプ(トランジスタT1、T2)にセンスアンプ駆動回路(トランジスタT7またはT5)をそれぞれ接続することが可能である。半導体基板上の所定領域内に、図13及び図14に示したレイアウトを所望の数だけ配置することにより、トランジスタT7を合せたトランジスタサイズと、トランジスタT5を合せたトランジスタサイズとのサイズ比を自由に設定することができる。例えば、セルイとして4 mカラムのメモリセルが配置される場合、計m 個のセンスアンプ駆動回路(トランジスタT7またはT5)を領域Fの列に配置できる。図13に示したレイアウトを i 個配置し、図14に示したレイアウトを j 個配置すると、i + j = m となる(i 、j は、1、2、m 、m - 1)。このように図13に示したレイアウトと、図14に示したレイアウトとの配置数を調節することで、トランジスタT7及びT5(センスアンプ駆動回路)のトランジスタサイズを最適なサイズに設定する。これにより、ビット線センスの高速化が容易となる。

[0099]

図15は、図7に示した信号SAPとSANをイコライズするトランジスタT10を、図12に示した領域Fに配置したレイアウト図である。

[0100]

N型拡散領域63上には、信号SAPとSANをイコライズするNチャネルMOSトランジスタT10が形成されており、ゲート電極78、ソースコンタクト85、及びドレインコンタクト86が配置されている。NチャネルMOSトランジスタT10のゲート電極78の一端は、領域Aの末端まで延伸されずに切断されている。一方、ゲート電極78の

他端には配線79が接続され、配線79にはコンタクト80が接続されている。

$[0\ 1\ 0\ 1\]$

NチャネルMOSトランジスタT10のドレインコンタクト86と、Pチャネルセンスアンプを構成するトランジスタT3、T4の共通のソースコンタクト36は、配線87で相互に接続される。Pチャネルセンスアンプが含まれるN型ウェル領域に接続されたコンタクト62は、前記配線87に接続されている。また、NチャネルMOSトランジスタT10のソースコンタクト85と、Nチャネルセンスアンプを構成するトランジスタT1、T2の共通のソースコンタクト97は、配線88で相互に接続される。配線87、88は、例えばタングステン(W)により形成される。なお、図15に示した配線層で直接接続されていないソースコンタクト36、97もあるが、ソースコンタクト36間、及びソースコンタクト97間はさらに前記配線87、88より上層の配線層を介してそれぞれ共通に接続される。

[0102]

前記イコライズトランジスタT10のゲート電極78には、図8に示した信号SAEQが入力される。このイコライズトランジスタT10を領域Fの列方向に分散配置することにより、信号SAPとSANをイコライズするための機能を大きくすると共に配線抵抗を低減することができ、イコライズ動作を高速化できる。この結果、半導体集積回路における読み出し及び書き込みのサイクル時間(tRC)を短縮することができる。

$[0\ 1\ 0\ 3]$

図5に示したレイアウト例では、Pチャネルセンスアンプ及びセンスアンプ駆動回路を構成するトランジスタT3、T4、及びT6が同一のNウェル領域内に形成される。このため、前記Nウェル領域の電位は電圧V aa以下にすることはできない。したがって、図5に示したレイアウト例では、Pチャネルセンスアンプの動作開始時には、V1のシジスタV2の、V3、V4のソース電位は電圧V4 aaよりも低くなるので、センスアンプ駆動回路(V4の、V4のといったがかかる。このため、V5のしきい電圧V4 はが上昇しその駆動力が低下する。この結果、V5かとカレンスアンプによる初期のセンス速度が悪化することがある。

[0104]

これに対して、この実施の形態では、Pチャネルセンスアンプによる初期のセンス動作時に、センスアンプ駆動回路(トランジスタT7)にバックバイアスがかからないため、しきい電圧Vthが低いままである。これにより、Pチャネルセンスアンプによる初期のセンス速度を高速化できる。

[0105]

以上説明したようにこの発明の実施の形態では、レイアウト及び回路の改良により、ビット線センスアンプ活性化回路をセンスアンプに隣接して配置した場合でも従来よりもチップ面積を小さくすることができ、高速なランダムアクセスが可能なDRAMを安価に提供することができる。

[0106]

詳述すると、前記実施の形態では、従来はPチャネルMOSトランジスタで構成されていた、Pチャネルセンスアンプを駆動する第1駆動トランジスタを、NチャネルMOSトランジスタに置き換える。さらに、Nチャネルセンスアンプを駆動する第2駆動トランジスタのゲートと、前記第1駆動トランジスタのゲートへの入力信号を共通化する。これらにより、センスアンプ中に2列必要であった第1駆動トランジスタ及び第2駆動トランジスタを1列に配列することが可能であり、従来に比べてチップ面積が大幅に小さい高速なDRAMを実現できる。また、Pチャネルセンスアンプが含まれるNウェル領域の電位を、Pチャネルセンスアンプを駆動する第2駆動トランジスタの出力から取ることにより、従来に比べて初期のセンス速度を高速化することができる。

$[0\ 1\ 0\ 7]$

また、この発明の実施の形態は前述した構成に限定されるわけではなく、前記構成の変更あるいは各種構成の追加によって、様々な実施の形態を形成することが可能である。

【図面の簡単な説明】

[0108]

- 【図1】半導体集積回路において使用されるセンスアンプ及びセンスアンプ駆動回路 のレイアウトを示す概略図である。
- 【図2】図1に示したレイアウトを有する半導体集積回路を、回路構成にて示した回路図である。
- 【図3】前記半導体集積回路におけるセンスアンプ制御回路の構成を示す回路図である。
- 【図4】前記半導体集積回路におけるビット線センスアンプのビット線電位のセンス動作を示すタイミングチャートである。
- 【図5】前記半導体集積回路におけるセンスアンプ及びセンスアンプ駆動回路を構成するトランジスタのレイアウト図である。
- 【図6】この発明の実施の形態の半導体集積回路の構成を示す回路図である。
- 【図7】前記実施の形態の半導体集積回路におけるセンスアンプ制御回路の構成を示す回路図である。
- 【図8】前記実施の形態の半導体集積回路におけるビット線センスアンプのビット線 電位のセンス動作を示すタイミングチャートである。
- 【図9】前記実施の形態の半導体集積回路におけるオーバードライブ回路の構成を示す図である。
- 【図10】前記実施の形態の半導体集積回路におけるセンスアンプ及びセンスアンプ 駆動回路を構成するトランジスタの第1例のレイアウト図である。
- 【図11】図10に示したレイアウト図に、ビット線配線と、このビット線配線と同層の他の配線層を追加したレイアウト図である。
- 【図12】前記実施の形態の半導体集積回路におけるセンスアンプ及びセンスアンプ 駆動回路を構成するトランジスタの第2例のレイアウト図である。
- 【図13】図12に示したレイアウト図に、ビット線配線とこのビット線配線と同層の配線層を追加した一例を示す図である。
- 【図14】図12に示したレイアウト図に、ビット線配線とこのビット線配線と同層の配線層を追加した他の例を示す図である。
- 【図15】図7に示した信号SAPとSANをイコライズするトランジスタT10を、図12に示した領域Fに配置したレイアウト図である。
- 【図16】従来のビット線センスアンプを使用したDRAMの一例を示す回路図である。
- 【図17】前記DRAMにおけるセンスアンプ制御回路の構成を示す回路図である。
- 【図18】前記DRAMにおけるビット線センスアンプのセンス動作を示すタイミングチャートである。
- 【図19】前記DRAMにおけるセンスアンプ及びセンスアンプ駆動回路のレイアウトを示す概略図である。

【符号の説明】

[0109]

 ソースコンタクト、69…ドレインコンタクト、78…ゲート電極、79…配線、80…コンタクト、81、82、83、84…配線、85…ソースコンタクト、86…ドレインコンタクト、87、88、89、90、91…配線、92…コンタクト、93、94…ゲート電極、95、96…ドレインコンタクト、97…共通ソースコンタクト、98…ゲート電極、99…配線、BL、bBL…ビット線対、CSL…カラム選択信号、EXT…外部入力信号、MC…メモリセル、RA…ロウアドレス、SAN…Nチャネルセンスアンプ駆動信号、SAP…Pチャネルセンスアンプ駆動信号、SEN…センスイネーブル信号、T1、T2…NチャネルMOSトランジスタ、T3、T4…PチャネルMOSトランジスタ、T5…NチャネルMOSトランジスタ、T6…PチャネルMOSトランジスタ、T7…NチャネルMOSトランジスタ、WL1、…、WLn-1、WLn…ワード線、 ϕ SA…ビット線センスアンプ制御信号、 ϕ WL…ワード線制御信号

【書類名】図面 【図1】







図2]




【図3】




【図4】




【図5】




【図6】




【図7】




[図8]




【図9】





【図10】






[図12]







【図14】




【図15】




【図16】




【図17】



【図18】



【図19】



【書類名】要約書

【要約】

【課題】ビット線電位のセンス動作の高速化に適した半導体集積回路を提供する。

【選択図】 図6

認定・付加情報

特許出願の番号

特願2003-320862

受付番号

50301515566

書類名

特許願

担当官

第七担当上席

0096

作成日

平成15年 9月18日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000003078

【住所又は居所】

東京都港区芝浦一丁目1番1号

【氏名又は名称】

株式会社東芝

【代理人】

申請人

【識別番号】

100058479

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

鈴江 武彦

【選任した代理人】

【識別番号】

100091351

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

河野 哲

【選任した代理人】

【識別番号】

100088683

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

中村 誠

【選任した代理人】

【識別番号】

100108855

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

蔵田 昌俊

【選任した代理人】

【識別番号】

100084618

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所內

【氏名又は名称】

村松 貞男

ページ: 2/E

【選任した代理人】

【識別番号】 100092196

【住所又は居所】 東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所內

【氏名又は名称】 橋本 良郎

特願2003-320862

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由]

2001年 7月 2日 住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝